光刻之后：刻蚀与镀膜如何定义结构？

在芯片制造的微纳加工体系中，光刻被誉为“画图”的核心工序，通过光与掩模的协同将电路图案转移到光刻胶上。但光刻形成的仅为临时的平面图形，要构建出具备电学功能的三维微纳结构，还需依赖后续刻蚀与镀膜工艺的精准配合。二者一“减”一“增”，共同完成从图案到实体结构的转化，成为定义芯片核心功能的关键环节。

刻蚀以“雕刻”之法实现图案的实体化转移，是光刻后结构成型的第一步。其核心原理是利用物理或化学手段，选择性去除未被光刻胶保护的材料区域，将光刻胶上的二维图案精准复刻到下方的硅、二氧化硅等功能材料层上。根据技术路径的不同，刻蚀可分为湿法与干法两类：湿法刻蚀通过化学溶液的腐蚀作用去除材料，成本低、效率高，但存在各向同性腐蚀的缺陷，易导致图案边缘模糊，仅适用于粗加工场景；干法刻蚀则以等离子体为“刻刀”，通过离子轰击与化学反应的协同作用实现定向去除，具备优异的各向异性，能精准控制结构侧壁的垂直度，是7nm以下先进制程中定义精细结构的主流技术。

在实际应用中，刻蚀直接决定了芯片核心结构的精度与形态。例如在FinFET晶体管制造中，通过干法刻蚀可将多晶硅层雕刻成垂直的鳍片结构，其高度与宽度精度需控制在纳米级，直接影响载流子迁移效率；而3D NAND存储芯片的通道孔刻蚀，需实现100:1以上的深宽比，确保堆叠层数突破百层以上。刻蚀的选择比（被刻蚀材料与掩模材料的腐蚀速率比）更是关键指标，需达到100:1以上才能避免损伤下层结构，保障器件性能。

如果说刻蚀是“做减法”定义结构轮廓，镀膜则以“做加法”的方式构建功能层与结构完整性。镀膜又称薄膜沉积，通过物理或化学方法在硅片表面沉积具有特定功能的薄膜材料，为器件搭建导电、绝缘、保护等核心功能层。常见的镀膜技术各有侧重：物理气相沉积（PVD）适合制备金属导电层，如同为芯片“铺设电线”；化学气相沉积（CVD）可生成致密的氧化硅、氮化硅等绝缘层，构建器件的隔离屏障；原子层沉积（ALD）则能实现单原子层精度的沉积，用于栅极氧化层等关键超薄层的制备。
镀膜对结构的定义体现在功能赋予与多层集成两个维度。一方面，通过沉积不同特性的薄膜，可直接定义结构的电学属性，如沉积多晶硅形成晶体管栅极的导电结构，沉积氧化层实现器件间的电隔离；另一方面，镀膜与刻蚀的循环配合，能构建复杂的多层立体结构。以双大马士革工艺为例，先通过刻蚀形成沟槽与通孔，再沉积铜金属填充，最终形成芯片内部的多层互联结构，实现不同器件的电学连通。

事实上，刻蚀与镀膜并非孤立工序，而是与光刻形成“光刻定义图案—刻蚀成型—镀膜构建功能—再光刻再刻蚀”的循环体系。一枚集成百亿晶体管的芯片，需经历数十次甚至上百次这样的循环，每一步的精度误差都可能导致器件失效。在先进制程中，这种协同精度要求已达亚纳米级，如原子层刻蚀与原子层沉积的结合，正是为了满足2nm及以下制程对结构控制的需求。

综上，光刻奠定了结构的“蓝图”，而刻蚀通过精准去除实现结构的轮廓定型，镀膜通过材料沉积赋予结构功能并完善多层集成，二者协同构成了微纳结构定义的核心逻辑。这一“减”一“增”的工艺配合，不仅是芯片制造的技术基石，更是推动摩尔定律持续前行的底层动力。